


Architettura dei Calcolatori

Prova scritta – 19 gennaio 2024 – 1h45

1. Si consideri la seguente rete logica:



Quali affermazioni sono vere?

- a) L'espressione algebrica per Z è una forma canonica
- b) Le forme minime PS di S_0 e S_1 hanno tanti implicanti quanti sono gli implicanti delle forme minime SP
- c) La forma canonica SP di S_0 ha 6 mintermini
- VERO d) Rappresenta un automa di Mealy

2. [5 pt] Considerando le tabelle di conversione fornite in appendice, tradurre il seguente stralcio di binario RISC-V nel corrispondente codice assembly:

Indirizzo	Istruzione
0x00400000	0x00030863
0x00400004	0xfff30313
0x00400008	0x00228293
0x0040000c	0xff5ff06f

Tradurre gli offset di eventuali istruzioni di salto in label per il programma assembly.

3. Il numero 0x3fb80000
- SI a) Se interpretato come numero IEEE 754 rappresenta il numero 1,4375
 - NO b) Se interpretato come numero IEEE 754 è rappresentato senza errori di approssimazione
 - NO c) Se shiftato a destra di 24 posizioni e poi convertito nel formato IEEE 754 si rappresenta come 0x427C0000
 - NO d) Se shiftato a destra di 24 posizioni e poi convertito nel formato IEEE 754 si rappresenta senza errori di approssimazione

4. [4 pt] Un programma è composto da 60 istruzioni aritmetiche, 30 di tipo load/store e 30 di tipo branch. La CPU su cui il programma esegue ha $IPC_A = 2$ per le istruzioni aritmetiche, $IPC_{L/S} = L$ per le LD/ST, e $IPC_B = 0.5$ per le istruzioni branch.

Per determinare L si consideri una CPU con un solo livello di cache (L1 \$), sapendo che il costo medio di una hit in L1\$ è pari ad 1 ciclo, mentre il costo di una miss è pari a 51 cicli, e che il miss rate è pari al 10%.

Sapendo che la CPU ha frequenza di 2.7 GHz calcolare il tempo di esecuzione del programma.

5. [6 pt] Scrivere un programma assembly RISC-V che implementi una funzione C, chiamata `range`, avente la seguente intestazione:

```
short int range (short int *arr, int size);
```

La funzione prende in ingresso un array di interi `arr` e un intero `size` che rappresenta il numero di elementi dell'array. La funzione calcola e ritorna il seguente valore:

$$rng = [max(arr[]) - min(arr[])] - avg(arr[]);$$

dove `max`, `min` e `avg` sono tre funzioni che ritornano, rispettivamente: (i) il massimo tra gli elementi dell'array; (ii) il minimo tra gli elementi dell'array; (iii) la media tra gli elementi dell'array, ovvero:

$$avg(arr[i]) = \frac{\sum_{i=0}^{size-1} arr[i]}{size}$$


Scrivere quindi le funzioni `min`, `max` e `avg`, considerando la seguente signature C:

```
short int min (short int *arr, int size);
short int max (short int *arr, int size);
short int avg (short int *arr, int size);
```

Gestire opportunamente lo stack delle singole funzioni.

6. [6 pt] Si vuole p
spogliatoio di
numerici ave
di uscita Z d
sequenza
riprogram

6. [6 pt] Si vuole progettare una rete sequenziale che controlli l'apertura degli armadietti dello spogliatoio di una piscina. Ogni armadietto è controllato da una pulsantiera con due tasti numerici aventi le cifre 0 e 1. Se viene digitata la sequenza "0110" la rete manda alto un segnale di uscita Z che pilota il meccanismo di apertura dell'armadietto. In aggiunta, se viene digitata la sequenza "0101" la rete manda alto un secondo segnale di uscita R che pilota un sistema di riprogrammazione della sequenza di apertura (già progettato da qualcun altro).



Si proponga una codifica per gli ingressi e le uscite della rete, si disegni il diagramma delle transizioni di stato, specificando se si sceglie di progettare una automa di Mealy o di Moore (motivando le scelte). Si sintetizzino le reti di stato futuro e delle uscite, minimizzando le espressioni tramite mappe di Karnaugh. Si disegni il circuito finale.

7. [4 pt] Scrivere una possibile sequenza di 5 istruzioni che produca i seguenti valori dei segnali di controllo di una pipeline RISC-V: PCSrc = 1; RegWrite = 1; Write Register = 1; AluSrc = 1; Alu CTRL = 0110; MemRead = 0; MemWrite = 1; MemToReg = 1.

